生成式AI的时代正在到来，AI模型越来越强大，对算力的需求越来越高，而AI算力的提升，又进一步刺激更庞大模型的诞生。
在提升AI芯片性能的过程中，需要在单个封装内集成CPU、加速器、内存等多个芯片。传统的封装已经跟不上AI芯片对高带宽、低功耗、紧凑集成的要求。
“过去，先进封装技术常被忽视，但如今系统级代工厂（systems foundry）以及系统技术协同优化（system technology co-optimization）的概念变得愈发重要。”英特尔先进系统封装与测试事业部副总裁兼总经理Mark Gardner表示。
对于先进封装，许多人都将目光转向了晶圆级先进封装，然而Mark Gardner却说EMIB 2.5D才是AI领域的理想选择，这是为什么？
先进封装的产能限制
3D先进封装是许多业界领先的AI芯片的首选，这些AI芯片面临3D先进封装的产能与良率问题。
先进封装的产能成为了能否生产出先进AI芯片，满许AI模型对算力需求的前提。
根据市场研究机构的数据，过去几年，行业在2.5D封装产能面临诸多限制，不能够充分满足市场需求。
“当我们将Foveros 2.5D与EMIB 2.5D的产能相结合时，综合产能是当前行业水平的两倍以上。”Mark Gardner进一步表示，“我们已经完成了超过250个2.5D设计项目，这些项目既涉及英特尔产品，也涵盖其他无晶圆厂客户的需求，应用范围从消费级产品到FPGA、服务器数据中心以及AI加速器。”
雷峰网(公众号：雷峰网)了解到，EMIB 2.5D的首个产品已经投产近十年了。
那为什么EMIB 2.5D仍是AI芯片的首选？
EMIB 2.5D先进封装是AI最佳选择的五大理由
EMIB（嵌入式多芯片互连桥）采用嵌入基板中的硅桥技术，当需要高密度的芯片间连接，希望在基板上直接连接多个小芯片（Chiplets），实现低功耗连接时，EMIB是一种理想的选择。
EMIB系列包含了EMIB 2.5D和EMIB 3.5D，EMIB 2.5D支持单层芯片，也可以进行HBM（高带宽存储）堆叠。EMIB 3.5D与EMIB 2.5D类似，差别在于EMIB 3.5D引入了3D堆叠技术。
Mark Gardner认为，EMIB 2.5D是AI最佳选择的理由有五个优势。
第一个优势是成本。对比晶圆级封装，EMIB桥接是一种非常小的硅片，由于尺寸小，可以充分利用晶圆面积。相比采用晶圆级封装只能得到少量成品，会浪费大量空间和资源，EMIB有显著的高效利用率的优势。
“当扩展到更大面积的硅片复合体时，封装内HBM的数量越多，EMIB的成本优势相比晶圆级的封装技术呈指数级增长。”Mark Gardner补充表示。
EMIB 2.5D的第二、第三点优势紧密相连，即更高的良率和更快的生产周期。
晶圆级的封装，始终存在晶圆封装步骤，有时称为“芯片对晶圆”（Chip-on-Wafer）步骤，包括将顶层芯片附着到晶圆上，并涉及模具、凸点等。这些步骤显然增加了良率损失的风险，因为步骤越多，复杂度越高，所需时间也越长。
“这种步骤的改进并不是几天，而是几周的时间周期。”Mark Gardner指出，“EMIB能够让客户更快获得加电测试数据、硅片验证数据等，更高的良率和更短的生产周期成为EMIB技术。”
EMIB的第四个优势是英特尔将硅桥嵌入基板的做法。
制造基板时，是在一个大的方形面板上进行，这种做法能够极大地提高基板面板的利用率。由于基板的尺寸规格与面板格式相匹配，它具备很好的可扩展性，能够适应大型复杂封装的需求。
“AI领域的客户可能希望在一个封装中集成更多的HBM（高带宽存储器），并且希望在一个封装中容纳更多的工作负载内容，这种技术显然能够满足这些需求。”Mark Gardner表示。
第五个优势就是能给客户提供更多选择。
EMIB作为市场上已有既定的行业解决方案的替代方案，而英特尔代工致力于为客户提供多样化的选项，EMIB为客户提供了灵活性和选择权，不同工艺节点、不同材料的芯片可以通过EMIB 2.5D封装在一起，芯片厂商可以自由选择最适合的IP模块实现最优的计算架构。
至于EMIB 3.5D，它不仅具备EMIB的优势，还增加了堆叠的灵活性，因为某些IP更适合垂直堆叠，而不是水平连接。
英特尔还有Foveros技术，包括Foveros 2.5D和Foveros 3D。与EMIB 3.5D类似，Foveros技术可以与其他中介层技术结合使用。
“在AI和HPC产品中，可以结合使用多种技术。例如，可能会采用Foveros Direct 3D，同时与HBM连接，最终形成EMIB 3.5D封装。这些技术并非互斥，可以结合到一个封装中。”Mark Gardner表示。
Foveros Direct的特点是不采用焊料与焊料连接，而是采用铜-铜直接键合。这种连接方式能够实现最高的带宽和最低功耗的互连。
Mark Gardner透露，英特尔代工正在开发120×120毫米的封装尺寸的超大封装（Large Packages），预计将在1-2年内进入量产。
先进封装时代，提升良率更有价值
芯片制造过程中良率的改善一直非常有价值，如今封装的材料成本加上所有硅片内容达到数千美元时，这种改进就变得尤为关键。
因为，一个封装内仅有一颗芯片时，情况相对简单。但如果有50块不同的芯片组合在一起，一块坏的就会毁掉另外49块好的芯片。
英特尔开发了一种名为“裸片测试”（Die Sort）的技术，它已经在生产中使用了十多年。“我们会将整片晶圆分割成一个个单独的裸片，并在组装到基板之前对它们进行分类和测试。”Mark Gardner说，“这种方法在过去一直很重要，但在当前环境下变得更加关键。”
英特尔代工调整了策略，提供更灵活的服务。例如，客户可以仅选择EMIB技术或封装服务，而芯片部分则来自其他代工厂，或者只需要测试方案，例如裸片测试（Die Sort）能力，英特尔代工也可以单独提供。
英特尔代工也提供的额外增值服务。
“包括我们在各种设计上的丰富经验。我们还可以帮助客户优化他们的产品，无论是硅与封装的协同设计、设计策略，还是功率传输、高级建模和热管理等。”Mark Gardner说。
显然，英特尔代工正在利用其深厚的积累提供差异化的设计、先进封装、测试能力，这是一个明智的策略，也是英特尔把握生成式AI时代重要机遇的重要一环。
0 条